CINNO外媒資訊，由于具有很大的載流子遷移率和飽和速度，石墨烯一直是增強(qiáng)高頻微電子器件性能方面非常有吸引力的材料。實(shí)驗(yàn)表明，石墨烯的電子遷移率非常高，先前報(bào)道的結(jié)果高于15,000 cm2·V-1·s-1。石墨烯是一種零重疊型半金屬（Zero-overlapSemimetal），同時(shí)具有電子和空穴電荷載體，并且在適當(dāng)摻雜后具有高電導(dǎo)率。然而遺憾的是，非常高的金屬-石墨烯接觸電阻（Rc?500W-mm）會(huì)降低前面所提的石墨烯場(chǎng)效應(yīng)管的電子遷移率，這會(huì)限制高頻石墨烯場(chǎng)效應(yīng)管的性能。這個(gè)領(lǐng)域內(nèi)，一個(gè)長(zhǎng)期的研究目標(biāo)是實(shí)現(xiàn)低于50W-mm的金屬-石墨烯接觸電阻，以實(shí)現(xiàn)高頻晶體管。

金屬-石墨烯接觸點(diǎn)的孔設(shè)計(jì)降低了接觸電阻，從而使高頻GFET成為可能

米蘭理工大學(xué)（意大利），GrapheneaSA（西班牙），伊利諾伊大學(xué)（美國(guó)）和斯坦福大學(xué)（美國(guó)）的研究人員設(shè)計(jì)出一種低接觸電阻的金屬-石墨烯接觸點(diǎn)，這一直是阻礙實(shí)現(xiàn)高性能石墨烯場(chǎng)效應(yīng)晶體管（GFET）的關(guān)鍵。研究人員在不同金屬基板上使用化學(xué)氣相沉積（CVD）法沉積石墨烯。他們發(fā)現(xiàn)，當(dāng)它們?cè)诮佑|點(diǎn)下方的石墨烯中蝕刻出空穴時(shí)，金屬-石墨烯接觸電阻一直很低。即使在具有較低載流子密度的狄拉克點(diǎn)（電荷中性），金（Au）接觸也可實(shí)現(xiàn)低至23Ω-μm的接觸電阻，而在之前的研究中，200Ω-μm是石墨烯中載流子密度最高時(shí)獲得的最低接觸電阻。上述研究中，研究人員使用傳輸線(xiàn)測(cè)量（ Transmission Line Measurement，TLM）方法確定的接觸電阻。

降低GFET中接觸電阻的常用方法是設(shè)計(jì)接觸點(diǎn)幾何形狀，以最大程度提高通過(guò)石墨烯邊緣的電荷注入，同時(shí)也最大程度地降低表面的電荷注入。石墨烯邊緣具有高密度的狀態(tài)，允許電荷從金屬觸點(diǎn)到GFET的有效注入。該“多孔”金屬-石墨烯接觸中，載流子主要通過(guò)這些“多孔”觸點(diǎn)中的孔的邊緣注入。在固定的孔間距（600nm）前提下，研究人員通過(guò)改變孔徑（550 nm和470 nm）研究了上述特定孔邊緣的長(zhǎng)度是如何影響接觸電阻的。研究人員觀(guān)察到，狄拉克點(diǎn)處的最小接觸電阻發(fā)生在邊緣長(zhǎng)度與表面積之比最大時(shí)。

硅/二氧化硅（Si/ SiO2）襯底上的單層石墨烯，來(lái)源：Graphenea

大多數(shù)以前的研究人員都是嘗試通過(guò)提高載流子密度來(lái)獲得低接觸電阻的。在狄拉克點(diǎn)具有低接觸電阻的GFET有許多優(yōu)點(diǎn)。某些物理現(xiàn)象在狄拉克點(diǎn)附近有效，這使得輸入/輸出信號(hào)匹配成為可能，進(jìn)而實(shí)現(xiàn)多級(jí)電路中不同晶體管級(jí)的級(jí)聯(lián)。例如，研究表明在石墨烯的狄拉克點(diǎn)，電子和空穴的有效質(zhì)量為零。由于有效質(zhì)量為零，石墨烯電子的行為非常類(lèi)似于光子。盡管石墨烯本質(zhì)上在狄拉克點(diǎn)附近具有低電導(dǎo)率，但在室溫下，可以通過(guò)摻雜獲得超過(guò)銅的電導(dǎo)率。

具有“多孔”金-石墨烯接觸點(diǎn)的GFET在漏極偏壓僅為0.8V、柵極長(zhǎng)度為500nm的情況下，具有940S / m的平均跨導(dǎo)，這與具有傳統(tǒng)金-石墨烯接觸點(diǎn)的GFET相比，具有更好的性能。除了金以外，研究還使用了其他常見(jiàn)接觸材料如鈀/鎳（Pd / Au），鎳/金（Ni /Au）、銀（Ag）、金/鋁（Au） / Al）和鎳/鋁（Ni /Al）。低電阻金屬-石墨烯接觸點(diǎn)技術(shù)與Graphenea等供應(yīng)商提供的高質(zhì)量晶圓級(jí)石墨烯相結(jié)合，會(huì)極大促進(jìn)GFET在高頻電子產(chǎn)品中的開(kāi)發(fā)和應(yīng)用。